해설 보기
정답전압이득 |A_v|는 R_S가 클수록 커진다는 설명 — 실제로는 R_S가 클수록 작아지므로 틀린 설명입니다.
핵심 개념
소스저항이 바이패스되지 않은 공통소스(CS) 증폭기
드레인에 R_D, 소스에 R_S가 달린 MOSFET 공통소스 증폭기입니다. 증폭기로 쓰려면 M1이 포화영역에서 바이어스되어야 하고, 이때 소전신호 전압이득은 |A_v| = g_m·R_D / (1 + g_m·R_S)가 됩니다. 즉 R_D는 이득을 키우는 요소이고, 바이패스되지 않은 R_S는 부귀환(전류 직렬 귀환)으로 작용해 이득을 오히려 떨어뜨립니다. 대신 R_S는 이득의 안정도와 선형성, 대역폭을 개선해 주는 역할을 합니다. 또한 MOSFET의 게이트는 절연막으로 분리되어 있어 누설전류가 없다면 DC 입력저항은 무한대가 됩니다.
선지별 해설
①MOSFET을 선형 증폭기로 쓰려면 포화영역(정전류 영역)에서 동작하도록 DC 바이어스를 잡아야 합니다. 삼극관영역이나 차단영역에 걸리면 파형이 일그러지거나 증폭 자체가 되지 않습니다.
②R_S는 바이패스 커패시터 없이 소스에 그대로 연결되어 부귀환을 형성합니다. |A_v| = g_m·R_D/(1 + g_m·R_S)이므로 R_S가 커질수록 분모가 커져 이득은 오히려 감소합니다. 따라서 이 선지가 옳지 않은 설명이고 정답입니다.
③|A_v| = g_m·R_D/(1 + g_m·R_S)에서 R_D는 분자에만 있으므로, 다른 조건이 같다면 R_D가 클수록 전압이득의 크기는 커집니다.
④MOSFET의 게이트는 산화막으로 절연되어 있어 게이트 누설전류가 없다면 게이트로 DC 전류가 전혀 흐르지 않습니다. 따라서 입력에서 본 (저주파) 입력저항은 무한대로 볼 수 있습니다.
해설 보기
정답C_in = C_gs + C_gd(1 − K), C_L′ = C_L + C_gd(1 − 1/K)
핵심 개념
밀러(Miller) 정리에 의한 궤환 커패시터 Cgd의 분리
입력과 출력을 다리 놓는 임피던스는 밀러 정리로 입력측과 출력측 접지 임피던스로 나눌 수 있습니다. 전압이득이 K = V_o/V_gs일 때, 브리징 커패시터 C_gd는 입력측에서 C_gd(1 − K), 출력측에서 C_gd(1 − 1/K)로 보입니다. 이 회로는 K가 큰 음수(반전 증폭)이므로 입력측 성분 C_gd(1 − K)는 |K|배로 크게 부풀려지고(밀러 효과), 출력측 성분은 1 − 1/K ≈ 1이 되어 거의 C_gd 그대로 더해집니다. 따라서 C_in = C_gs + C_gd(1 − K), C_L′ = C_L + C_gd(1 − 1/K)입니다.