해설 보기
정답도핑을 하면 진성 반도체보다 저항이 커진다는 설명 — 실제로는 저항이 작아지므로 옳지 않습니다.
핵심 개념
반도체 기초 — 도핑과 저항, 옴성 접촉, 밴드갭
진성 반도체에 불순물을 넣는 도핑은 자유전자나 정공 같은 다수 캐리어를 크게 늘려 전도도를 높이는 공정이므로, 도핑 농도가 올라갈수록 비저항은 오히려 작아집니다. 금속과 반도체를 붙일 때 생기는 쇼트키 장벽을 얇게 만들어 전자가 터널링하도록 하려면 접촉 부위를 고농도로 도핑해야 하며, 이렇게 얻은 저저항·무정류 접촉을 옴성 접촉이라고 합니다. 또 밴드갭이 클수록 열에 의한 진성 캐리어 생성이 적어 고온에서도 소자 특성이 유지됩니다. '옳지 않은 것'을 고르는 유형이므로 정답 선지가 곧 틀린 설명이 됩니다.
선지별 해설
①도핑을 하면 캐리어 농도가 수 자릿수로 늘어 전도도가 커지고 저항은 작아집니다. 진성 반도체보다 저항이 커진다고 했으므로 틀린 설명이며, 이 문항의 정답입니다.
②접촉면을 고농도로 도핑하면 공핍층이 얇아져 전자가 장벽을 터널링할 수 있게 되므로, 정류성이 없는 옴성 접촉을 얻는 표준적인 방법이 맞습니다.
③SiC는 밴드갭이 3eV 대로 Si(약 1.1eV)보다 훨씬 커서 고온에서도 열적으로 생성되는 캐리어가 적으므로, 고온·고전력 동작에 유리합니다.
④절대온도 0K에서는 전자를 전도대로 올릴 열에너지가 없으므로, 순수한 결정질 Si의 가전자대는 전자로 가득 차고 전도대는 비어 있습니다.
해설 보기
정답M1(NMOS)의 W/L이 커지면 스위칭 전압이 높아진다는 설명 — 실제로는 낮아지므로 옳지 않습니다.
핵심 개념
CMOS 인버터의 스위칭 전압과 전파지연
CMOS 인버터의 스위칭 전압(V_M)은 NMOS(M1)와 PMOS(M2)의 구동 능력이 균형을 이루는 입력 전압입니다. V_M은 NMOS의 문턱전압 V_THN이 커질수록 높아지고, 반대로 NMOS의 크기 W/L이 커져 NMOS가 강해질수록 낮아집니다. 지연시간은 출력 노드의 부하 용량을 얼마나 빨리 충·방전하는가로 정해지므로, 출력을 H→L로 끌어내리는 t_pHL은 NMOS의 구동력에, L→H로 끌어올리는 t_pLH는 PMOS의 구동력에 좌우됩니다. 구동 소자가 약해지면 해당 지연시간이 길어집니다. 옳지 않은 것을 고르는 문항입니다.